

GERADOR DE CLOCK

OBJETIVOS:

- Conhecer as aplicações dos pulsos de clock em circuitos lógicos;
- Entender o funcionamento de um gerador de clock básico, na geração de níveis lógicos 0 e 1, segundo uma determinada frequência;
- Entender o significado dos termos *nível* e *transição*.

INTRODUÇÃO TEÓRICA

O pulso de clock (relógio, em português) é obtido através de um oscilador que pode ter sua frequência variável ou fixa, sendo muito utilizado para comandar circuitos lógicos sequenciais.

Sua forma de onda é geralmente quadrada, porém, o importante é que gera dois níveis lógicos: 0 e 1.

O nível lógico 1 também pode ser denominado H (do inglês, High) enquanto que o nível lógico 0 também pode ser denominado L (do inglês, Low).

High e Low traduzidos para o português significam alto e baixo respectivamente.

Quando os pulsos de clock são aplicados em circuitos sequenciais, permitem a mudança de estados no momento desejado, sendo ainda muito utilizados na sincronização dos mesmos.

A figura 1 mostra pulsos típicos de clock




Fig. 1


Em 1A temos pulsos de clock que ativam circuitos que respondem somente por nível, isto é, o circuito responde somente durante a presença do pulso de controle, que pode estar em nível 1 ou nível 0.

Em 1B os pulsos de clock ativam circuitos que respondem somente na subida do pulso, ou seja, transição L-H (baixa-alta).

Em 1C os pulsos de clock ativam circuitos que respondem somente na descida do pulso, ou seja, transição H-L (alta-baixa).


Os pulsos do tipo 1B e 1C são largamente utilizados para ativar flip-flops.

Na figura 2 temos um circuito gerador de clock que utiliza o CI 555, circuito esse, largamente utilizado para esse fim.



O potenciômetro P1 permite ajustar na saída a frequência desejada.


A figura abaixo mostra o circuito montado no simulador Proteus.



A frequência de oscilação é de 1Hz. O potenciômetro está ajustado em 50k (50% de 100k) e o valor do capacitor é de 22uF.

A figura a seguir mostra o mesmo oscilador, com a alteração do capacitor de 22uF para 2uF.

Observe que a frequência aumentou (de 1Hz para 7Hz), por ter havido uma diminuição da constante de tempo RC, que é formada pelo potenciômetro que está ajustado em 50k e o capacitor de 2uF.



O próximo passo agora é desenvolver experiências, tanto no laboratório virtual como no laboratório convencional, utilizando esse gerador de clock combinado com portas lógicas primárias.

PARTE PRÁTICA

MATERIAIS NECESSÁRIOS

- 1- CI 7400
- 1- CI 7404
- 1- CI 7408
- 1- CI 7432
- 1- Multímetro analógico ou digital
- 1- Treinador lógico

1- Alimente a porta AND da figura 3. Ajuste o clock para a frequência mínima, aplicando-o à entrada B. Meça as tensões provenientes do gerador de clock, referentes aos níveis lógicos 0 e 1.

Tensão correspondente ao nível lógico 0 = _____

Tensão correspondente ao nível lógico 1 = _____

Ligue a entrada A na chave programa A do treinador lógico, de forma a permitir que a mesma seja submetida a nível lógico 0 ou 1. Complete a tabela 1.

Teremos desta forma nas entradas do CI 7408: A = nível lógico proveniente da chave programa; B = pulso de clock do treinador lógico.




Fig. 3

Tabela 1

ENTRADAS	CLOCK EM B	SAÍDA
A = 0	0	
A = 0	1	
A = 1	0	
A = 1	1	

2- Ligue a saída S ao NL1 do treinador lógico. Qual deve ser o nível lógico na entrada A para que o led pisque? Justifique.

3- Alimente a porta NAND da figura 4. Ajuste o clock para a frequência mínima, aplicando-o à entrada B.

Tensão correspondente ao nível lógico 0 = _____

Tensão correspondente ao nível lógico 1 = _____

Ligue a entrada A na chave programa A do treinador lógico, de forma a permitir que a mesma seja submetida a nível lógico 0 ou 1.




Fig. 4

Tabela 2

ENTRADAS	CLOCK EM B	SAÍDA
A = 0	0	
A = 0	1	
A = 1	0	
A = 1	1	

4- Ligue a saída S ao NL1 do treinador lógico. Qual deve ser o nível lógico na entrada A para que o led pisque? Justifique.

5- Monte e alimente corretamente o circuito da figura 5. Ajuste o clock para a frequência mínima aplicando-o à entrada B. Ligue a entrada A na chave programa A do treinador lógico de forma a permitir que a mesma seja submetida a nível lógico 0 ou 1. Monitore o nível lógico das saídas S₁ e S₂ ligando-as em NL1 e NL2. Complete a tabela 3.




Tabela 3

ENTRADAS	CLOCK EM B	S ₁	S ₂
A = 1	0		
A = 1	1		
A = 0	0		
A = 0	1		

6- Qual o nível lógico nas saídas S₁ e S₂ quando A = 0 e B = 0? Justifique.

7- Qual o nível lógico nas saídas S₁ e S₂ quando A = 1 e B = 0? Justifique.

8- Monte e alimente corretamente o circuito da figura 6. Ajuste o clock para a frequência mínima aplicando-o à entrada B. Ligue a entrada A na chave programa A do treinador lógico de forma a permitir que a mesma seja submetida a nível lógico 0 ou 1.

Monitore o nível lógico das saídas S₁ e S₂ ligando-as em NL1 e NL2. Complete a tabela 4.




Fig. 6

Tabela 4

ENTRADAS	CLOCK EM B	S ₁	S ₂
A = 1	0		
A = 1	1		
A = 0	0		
A = 0	1		

9- Qual o nível lógico nas saídas S₁ e S₂ quando A = 0 e B = 0? Justifique.

10- Qual o nível lógico nas saídas S₁ e S₂ quando A = 1 e B = 1? Justifique.
